ጥምር ሎጂክ፡ ማወቅ ያለብህ 21 ጠቃሚ እውነታዎች

ጥምር ሎጂክ ፍቺ

ጥምር አመክንዮ ውጤቱ አሁን ባለው ግቤት ብቻ የሚስተካከልበት የሎጂክ አይነት ነው።

ጥምር ሎጂክ ወረዳዎች| ጥምር ሎጂክ ዑደት ምንድን ነው?

ጥምር ሰርኪውሪቲ የአሁኑ ግቤት የአሁኑን ውፅዓት ብቻ ማስተካከል የሚችልበት የወረዳ አይነት ነው። ይህ ወረዳ የሰዓት ገለልተኛ ወረዳ በመባልም ይታወቃል ምክንያቱም ለአሰራር ሰዓት አያስፈልግም። ይህ ወረዳ የማህደረ ትውስታ ኤለመንት ወይም ምንም አይነት የግብረመልስ መንገድ ስለሌለው ወረዳው ምንም አይነት መረጃ ማከማቸት አይችልም። ጥምር ዑደት የሎጂክ በሮችን በማጣመር መንደፍ ይችላል። በጥምረት አመክንዮ ውስጥ ጥቅም ላይ የሚውለው ሰርኪውሪንግ እንደ ኮድ ፣ ዲኮዲንግ ፣ የስህተት ማወቂያ ፣ መጠቀሚያ ወዘተ ያገለግላል።

ምስል. የጥምረት ዑደት ንድፍ አግድ.

ጥምር አመክንዮ ዑደት 'n' የግቤት ተለዋዋጮች ቁጥር እና የውጤት ተለዋዋጭ 'm' ቁጥር ሊኖረው ይችላል። ለ'n' የግቤት ተለዋዋጭ፣ 2 አለ።n ሊሆኑ የሚችሉ የግቤት ተለዋዋጮች ጥምረት። ለእያንዳንዱ ልዩ የግቤት ተለዋዋጮች ጥምረት፣ የሚቻል የውጤት ጥምር አንድ ብቻ ነው። የውጤቱ ተግባር ሁል ጊዜ የሚገለፀው በግቤት ተለዋዋጮች ነው። የእውነት ሰንጠረዥ ወይም የቡሊያን እኩልታ በጥምረት ወረዳ ውፅዓት እና ግብአት መካከል ያለውን ግንኙነት ሊወስን ይችላል።

የተዋሃዱ የሎጂክ ወረዳዎች ዓይነቶች

የጥምረት ዑደት ምደባ በሚጠቀሙበት መተግበሪያ ላይ የተመሠረተ ነው-

  1. አርቲሜቲክ እና አመክንዮአዊ ዑደት፡- Adder፣ Subtractor፣ Comparators፣ ወዘተ.
  2. የውሂብ ማስተላለፍ፡ Multiplexer፣ Demultiplexer፣ ኢንኮደር፣ ወዘተ
  3. ኮድ መለወጫ፡ ሁለትዮሽ ኮድ መቀየሪያ፣ ቢሲዲ ኮድ መቀየሪያ፣ ወዘተ.

ጥምር ሎጂክ በሮች

ጥምር ሎጂክ በሮች በዲጂታል ኤሌክትሮኒክስ ውስጥ ማንኛውንም ወረዳ ለመፍጠር የተዋሃዱ መሰረታዊ በር ናቸው። የሎጂክ በር አስፈላጊ የሆነውን የቦሊያን ተግባር ለመተግበር ተስማሚ ነው—ለምሳሌ በር፣ ኤንኤንድ በር፣ ወይም በር፣ ኖር በር፣ ወዘተ.

ጥምር ሎጂክ በሮች
የምስል ክሬዲት "የሎጂክ በሮች" by ፕላስያ በ ፈቃድ የተሰጠው CC በ 2.0

እና በር:

AND በር ከአንድ ውፅዓት ጋር ሁለት ወይም ከዚያ በላይ ግብአት አለው። ውጤቱ ከፍተኛ ነው ማለት '1' ሁሉም ግቤት ከፍተኛ ሲሆን; አለበለዚያ ውጤቱ ዝቅተኛ ነው ማለት '0' ማለት ነው.

ምስል. የ AND በር ሎጂክ ንድፍ

ወይም በር፡

OR በር ሁለት ወይም ከዚያ በላይ ግብአት እና አንድ ውፅዓት አለው። ቢያንስ አንድ ግብዓት ከፍተኛ ሲሆን ውጤቱ ከፍተኛ ነው ማለት '1' ማለት ነው; አለበለዚያ ውጤቱ ዝቅተኛ ነው, ይህም ማለት '0' ማለት ነው. ነገር ግን በንግድ ወይም በ $ 2,3 እና $ የግብዓት አይነቶች ይገኛሉ.

ምስል. የOR በር አመክንዮ ንድፍ

በር አይደለም፡

NOT በር አንድ ውፅዓት ያለው አንድ ግብአት አለው። ግብአቱ ከፍተኛ ሲሆን '1' ማለት ነው፣ ያኔ የ NOT ጌት ውፅዓት ዝቅተኛ ይሆናል፣ ይህም '0' ማለት ነው።

የኖት በር ሎጂክ ንድፍ

NAND በር፡

NAND በር ማለት አይደለም እና፣ እዚህ እና የበር ውፅዓት ወደ NOT በር ይገባል ማለት ነው። NAND በር የውጤት ተለዋዋጮችን በማሟላት ከ AND ጌት እውነት ሰንጠረዥ ሊነድፍ ይችላል። ሁሉም የሎጂክ ግቤት ከፍ ባለበት ጊዜ የ NAND በር ውጤቱ ዝቅተኛ ነው። አለበለዚያ ውጤቱ ከፍተኛ ነው.

የ NAND በር ሎጂክ ንድፍ

ወይም በር፡

NOR ማለት አይደለም ወይም በር ማለት ነው። እዚህ OR የበር ውፅዓት ወደ NOT በር ይመገባል። ሁሉንም የውጤት ተለዋዋጮች በማድነቅ ከOR ጌት እውነት ሠንጠረዥ የተነደፈ የኖር በር። ሁሉም ግብዓቶች ዝቅተኛ ሲሆኑ የNOR በር ውፅዓት ከፍተኛ ነው። አለበለዚያ ውጤቱ ዝቅተኛ ነው.

ምስል. የ NOR በር ሎጂክ ንድፍ

XOR በር፡

XOR በር ማለት Exclusive-OR በር ማለት ሲሆን EX-OR በር በመባልም የሚታወቅ ሲሆን ሁለት ግብአት እና አንድ ውፅዓት አለው። ለሁለት የግቤት በሮች የ XOR በር ውፅዓት ከፍ ያለ ነው ፣ይህ ማለት የግቤት ቢት በተለየ መልኩ '1' ፣ እና ውፅዓት ዝቅተኛ ማለት እንደ ግብዓት ሲኖር '0' ማለት ነው።

የ XOR በር ሎጂክ ንድፍ

XNOR በር፡

XNOR ማለት Exclusive-NOR በር ሲሆን EX-NOR በመባልም ይታወቃል። የ EX-OR አይደለም። የሁለት-ግቤት የ XNOR በር ውፅዓት ከፍተኛ ነው፣ ይህ ማለት ግብአቱ ሲመሳሰል '1' እና ዝቅተኛ ሲሆን ከግቤት በተለየ።

ምስል. የ XNOR በር ሎጂክ ንድፍ

ጥምር ሎጂክ ምሳሌዎች| ጥምር ሎጂክ ወረዳዎች ምሳሌዎች

ግማሽ ማደያ;

ግማሽ አደር ሁለት ቢት መጨመር የምንችልበት የጥምረት ዑደት ምሳሌ ነው። ሁለት ግብአት አለው፣ እያንዳንዳቸው አንድ ቢት እና ሁለት ውፅዓት፣ አንዱ ተሸካሚ ውፅዓት ሲሆን ሌላኛው ደግሞ ለድምር ውጤት ነው።

በ AND በር እና በ XOR በር የተነደፈ የግማሽ adder ሎጂክ ንድፍ።

ሙሉ ማደያ፡

ሙሉ አዴር የአርቲሜቲክ ጥምር ዑደት ምሳሌ ነው; እዚህ ፣ ትንሽቸውን በአንድ ጊዜ ማከል እንችላለን ፣ እና ሁለት የውጤት ድምር እና ተሸካሚ አለን። በግማሽ አዴር ውስጥ፣ በአንድ ጊዜ ሁለት ቢት ብቻ መጨመር እንችላለን። አንድ ሙሉ አዴር ያንን ገደብ ያሸንፋል; አንድ ትልቅ ሁለትዮሽ ቁጥር ለመጨመር ሙሉ አዴር አስፈላጊ ነው. ነገር ግን፣ አንድ ሙሉ አደር በአንድ ጊዜ አንድ-ቢት ሁለትዮሽ ቁጥር ማከል ይችላል፣ ነገር ግን ሙሉ አደርን በማስቀመጥ፣ የበለጠ ሰፊ ሁለትዮሽ ቁጥር ማከል እንችላለን። ሆኖም ግን, ሁለት የግማሽ ማሰሪያዎችን በማጣመር ሙሉ ማደያ መፍጠር እንችላለን.

ምስል. የሙሉ አዴር አግድ ንድፍ

ግማሽ መቀነሻ;

ግማሽ መቀነስ ሁለት የግብዓት ቢት ቅነሳን የሚያከናውን እና ሁለት ውጤቶችን የሚያቀርብ የሂሳብ ጥምር ዑደት ሲሆን አንዱ እንደ ልዩነት እና ሌላው በብድር ነው። የንዑስ ዑደቱን መንደፍ በዋናነት ከመደመር ጋር ተመሳሳይ ነው። ማንኛውንም የብድር ግብዓት ግምት ውስጥ ማስገባት አልችልም።

የበለስ

ሙሉ ቀያሪ፡

ሙሉ ተቀናሽ እንዲሁም የሶስት አንድ-ቢት ግብአቶችን መቀነስ የምንችልበት፣ ግብዓቶች ጥቃቅን፣ ንዑስ እና ብድር ናቸው። ሁለት ውፅዋቶችን ያመነጫል, አንዱ እንደ የመግቢያው ልዩነት እና ሌላኛው እንደ ብድር ነው.

ምስል፡ የሙሉ ተቀናሾች አግድ ንድፍ።

ባለብዙ ፕላስተር፡

መልቲክሰተሩ ብዙ ግብአቶች እና አንድ ነጠላ ውፅዓት ያለው ሲሆን እንደ አስፈላጊነቱ በአንድ ጊዜ አንድ ግብዓት የሚመርጥ የመራጭ መስመር አለው። ወደ የውጤት መስመር ይልካል, እና እዚህ ለ 'n' የግብአት ቁጥር, n = 2 ያለውን የተመረጠ መስመር 'm' ቁጥር ያስፈልገናል.m. እንዲሁም የነቃ የግቤት መስመር አለው፣ እንደአስፈላጊነቱ multiplexerን እንድንለቅቅ ወይም ተጨማሪ ማስፋፊያ እንድናገኝ ያስችለናል። ዳታ መራጭ ተብሎም ይጠራል። 16: 1 በ IC ቅጽ ውስጥ ትልቁ multiplexer ይገኛል.

የበለስ. የ Multiplexer ንድፍ አግድ.

Demultiplexer

Demultiplexer አንድ ግብዓት እና ብዙ ውፅዓት ብቻ አለው። በአንድ ጊዜ አንድ የውጤት መስመር የሚመርጥ የመራጭ መስመር አለው; በተመረጠው መስመር የግቤት ምልክቱን ወደ ብዙ የውጤት መስመሮች እንደፍላጎታችን ማሰራጨት እንችላለን። እዚህ ላለው 'n' የውጤት መስመር ቁጥር፣ n = 2 ያለውን የተመረጠ መስመር 'm' ቁጥር እንፈልጋለንm. Demultiplexer እንደ ሁለትዮሽ ወደ አስርዮሽ መቀየሪያ መስራት ይችላል።

ምስል. የ Demultiplexer አግድ ንድፍ.

ንጽጽር፡

ኮምፓሬተር የሁለት n-ቢት ቁጥርን መጠን በማነፃፀር አንፃራዊውን የውጤት ውጤት የሚያቀርብበት ጥምር ወረዳ ነው። ሶስት ውጤቶች ሊኖሩት ይችላል. ለምሳሌ A እና B ን-ቢት ቁጥር ሊሆኑ የሚችሉበትን A እና B ለንጽጽር የምናቀርበው ግብዓት የኮምፓራተሩ ውጤት A ሊሆን ይችላል። ለ. ወረዳው የመግቢያውን መጠን ይፈትሻል እና ያወዳድራል; ለ A=B፣ A>B እና A የተለየ የውጤት ወደብ አለ።

የ n-bit comparator ምስል አግድ

ኢንኮደር

ኢንኮደር ጥምር ዑደት ነው።. 2 አለውn የግቤት መስመሮች እና ከ n-bit ኮድ ግብዓት ጋር የሚዛመዱ የ'n' የውጤት መስመሮች አሉት።

ምስል. የመቀየሪያ ንድፍ አግድ.

ዲካፕተር:

ሁለትዮሽ n የግቤት መስመሮችን ወደ ከፍተኛ 2 የሚቀይር ወረዳ ነው።n የውጤት መስመሮች.

ምስል. የዲኮደር አግድ ንድፍ.

የቢሲዲ መጨመሪያ፡

የቢሲዲ መጨመሪያ በቢሲዲ ቁጥሮች፣ ዲጂቶች እና በ BCD መልክ የሚመረተውን ምርት ለመጨመር የሚያገለግል የሂሳብ ጥምር ዑደት ነው። አንዳንድ ጊዜ የቢሲዲ መጨመሪያ ውፅዓት ትክክለኛ የቢሲዲ ቁጥር ሊሆን ይችላል እና ከዚያ ልክ ያልሆነውን BCD ቁጥር 0110 በማከል ልክ ወደሌለው ውጤት ይለውጠዋል።

BCD መቀነሻ፡-

የቢሲዲ መቀነሻ ቅነሳውን በቢሲዲ ቁጥር ላይ ማካሄድ ነው። ሁለት ግብአት BCD ቁጥር ብንወስድ አንዱ A እና ሁለተኛው ለ B ሲዲ ቁጥር መቀነስ ከ B ወደ A ከመደመር ጋር እኩል ነው።

ALU (የሂሳብ አመክንዮአዊ ክፍል)

 የአሪቲሜቲክ አመክንዮአዊ ዩኒት ሰርኪውሪሪዝም እንደ ጥምር ሰርኪውሪንግ በሰፊው ጥቅም ላይ ይውላል፣ እና ይህ ወረዳ ሁሉንም የሂሳብ እና አመክንዮአዊ ስራዎችን እና ፕሮሰሰርን ለመስራት ያገለግላል። ALU የማይክሮፕሮሰሰር ወይም ልብ በመባል ይታወቃል microcontroller.

ፋይል፡ALU block.gif
የምስል ክሬዲት "ፋይል:ALU block.gif" by Lambtron በ ፈቃድ የተሰጠው CC በ-SA 4.0

ጥምር ሎጂክ ከ MSI እና LSI ጋር

MSI "መካከለኛ-ሚዛን ውህደት" ማለት ነው, በአንድ ቺፕ አይሲ ውስጥ ከ 30 እስከ 1000 ኤሌክትሮኒካዊ ክፍሎችን ሊይዝ ይችላል. LSI "ትልቅ ልኬት ውህደት" ማለት ነው, በሺዎች የሚቆጠሩ የተካተቱ ክፍሎች ሊኖሩት እና በአንድ IC ላይ ሊጣመር ይችላል.

Adder ከ MSI እና LSI ጋር፡

የእውነት ጠረጴዛ፡

ABCSC
00000
00110
01010
01101
10010
10101
11001
11111

ድምር ስሌት፡-

S=AB'C+A'BC+AB

ተሸከም

C=AB'C+A'BC+AB

ምስል በ MSI ወይም LSI circuitry ውስጥ ሙሉ-አድርን መተግበር.

ጥምር አመክንዮ ንድፍ |የጥምር ሎጂክ ወረዳን ንድፍ

ጥምር ሎጂክ የመንደፍ ዓላማ፡-

  • ከወረዳው ውስጥ የሚፈለገውን ውጤት ለማግኘት.
  • ኢኮኖሚያዊ ዑደት ማለት ወረዳን በመገንባት አነስተኛ ወጪዎች ማለት ነው።
  • የወረዳው ውስብስብነት በተቻለ መጠን መቀነስ አለበት.
  • በትንሹ የበር በሮች ብዛት፣ አጠቃላይ የወረዳውን መዘግየት ለመቀነስ ዲጂታል ሰርኩዌር መቅረጽ አለበት።

ጥምር ዑደት ከበርካታ ኤክስፐርት ጋር ሊነደፍ ይችላል ፣ ለመንደፍ ሂደት-

  • የሚፈለገውን ዑደት የግቤት እና የውጤት ተለዋዋጮችን ቁጥር ይወስኑ.
  • ያግኙ የሚፈለገው ዑደት የእውነት ሰንጠረዥ ወይም የሎጂክ ንድፍ.
  • ከእውነተኛው ሰንጠረዥ ወይም አመክንዮ ፣ ዲያግራሙ የሚፈለገውን የወረዳውን የቡሊያን አገላለጽ ይወስናል እና ወደ ሚንቲተርስ ያሰፋዋል እና እያንዳንዱ የብዝሃ ማሰራጫውን ልዩ የመረጃ መስመር ይገልፃል።
  • ለ'n' የግቤት ብዛት፣ ተለዋዋጮች 2 ያገኛሉn ወደ 1 multiplexer.
  • በተመረጠው መስመር እና ግብዓት እገዛ, በሚፈልጉት ወረዳ መሰረት ከብዝሃ ማሰራጫው ውጤት ማግኘት ይችላሉ.

ሎጂክ በሮች በመጠቀም ጥምር የወረዳ ንድፍ

ጥምር አመክንዮ ወረዳ መንደፍ በሮች ሊደረግ ይችላል፣ በሮች ግን በተግባር እንደ IC ይገኛሉ። ለተለያዩ በሮች፣ የተለያዩ IC ቁጥሮች ያላቸው ሌሎች አይሲዎች አሉ።

አስፈላጊውን ጥምር ሎጂክ ወረዳ ለማግኘት ደረጃዎች ወይም ሂደቶች፡-

  • ለሥራው የሚያስፈልጉትን የግቤት ወይም የውጤት ተለዋዋጮች ቁጥር በተሰጠው የእውነት ሠንጠረዥ፣ ቡሊያን መግለጫ ወይም አገላለጽ ይወስኑ።
  • አገላለጹን በምርት ድምር (SOP) ወይም በድምር (POS) መልክ ያቅርቡ።
  • የBoolian ቅነሳ ዘዴን ወይም K-mapን በመጠቀም አገላለጹን ይቀንሱ።
  • በተቀነሰው አገላለጽ አማካኝነት በሎጂክ ዲያግራም ውስጥ በሚፈለገው የበሮች ብዛት ወረዳውን መንደፍ ይችላሉ።

ጥምር ሎጂክ ተግባራት

የጥምረት አመክንዮ ተግባራት ከእውነት ሰንጠረዥ፣ ሎጂክ ዲያግራም ወይም ቡሊያን እኩልታ ጋር ሊገለጹ ይችላሉ።

የእውነት ሰንጠረዥየእውነት ሰንጠረዥ የግቤት ተለዋዋጭ እና ተዛማጅ የውጤት ጥምር የሁሉም ሊሆኑ የሚችሉ ሁለትዮሽ ውህዶች በሰንጠረዥ ዝርዝር ነው። የግቤት ወይም የውጤት ቢት ሁለት አማራጮች ብቻ አሉ ማለትም '0' እና '1'። የመግቢያው ቁጥር 'n' ከሆነ 2 ይሆናልn ጥምረት. በዚህ ሠንጠረዥ ውስጥ የግቤት ውህዶችን ለመወከል አንድ ረድፍ እንዲሁም የውጤት ውህዶች የተለያዩ ረድፎች አሉ። ይህ ከአመክንዮ ዲያግራም ወይም የቦሊያን አገላለጽ የወረዳው አካል ሊገኝ ይችላል።

የሎጂክ ንድፍ: አመክንዮ ዲያግራም በዋናነት ከመሠረታዊ አመክንዮ በር እና ከአንዳንድ የወረዳው ምሳሌያዊ መግለጫዎች የተዋቀረ ነው። እሱ የአመክንዮ በሮች ትስስር ያሳየናል፣ አንዳንድ የምልክት መስመሮችን ይወክላል (እንደ ማንቃት፣ መስመር ምረጥ፣ የቁጥጥር መስመሮች፣ ወዘተ)። የሴኪዩሪቲ ተግባራትን ለመወሰን ጥቅም ላይ ይውላል. በቦሊያን አገላለጽ ወይም በወረዳው የእውነት ሰንጠረዥ ሊገኝ ይችላል።

ቡሊያን አገላለጽ: ይህ ከግብአት እና የውጤት ተለዋዋጭ ጥምረት የተፈጠረ እኩልነት ነው; እዚህ፣ አገላለጹ በዋናነት የሚጠቀመው የግቤት ተለዋዋጭ የውጤት ተለዋዋጭን ለመወሰን ነው። ይህ አገላለጽ ከእውነተኛው ሰንጠረዥ ወይም ከወረዳው አመክንዮ ዲያግራም ሊወሰድ ይችላል።

ጥምር ሎጂክ ሰርክ የእውነተኛ ህይወት ምሳሌዎች

በእውነተኛ ህይወት ውስጥ ጥምር ዑደትን በካልኩሌተር፣ RAM (Random Access Memory)፣ የግንኙነት ሲስተም፣ አርቲሜቲክ እና ሎጂክ ክፍል በሲፒዩ (ማእከላዊ ፕሮሰሲንግ ዩኒት)፣ ዳታ ኮሙኒኬሽን፣ ዋይ ፋይ፣ ሞባይል ስልክ፣ ኮምፒውተር ወዘተ ማየት እንችላለን። ጥምር ዑደት ጥቅም ላይ የሚውልበት የእውነተኛ ህይወት ምሳሌ ናቸው።

የመተንተን ሂደት በጥምረት ሎጂክ

ጥምር የወረዳ ትንተና የተሰጠው ሎጂክ የወረዳ ወይም የወረዳ ዲያግራም ትንተና ነው; ከዚህ በመነሳት ስለ ወረዳው መረጃ መሰብሰብ እንችላለን. አን ትንታኔ የሰርኩሪቱን ባህሪያት ከዝርዝሩ ጋር ማረጋገጥ ነው; የወረዳ ትንተና የበሮችን ብዛት ለመቀነስ፣ ለማመቻቸት፣ መዘግየትን ለመቀነስ ወይም ወረዳውን ወደ ሌላ ተፈላጊ ቅጽ ለመቀየር ሊያገለግል ይችላል።

የጥምር ሎጂክ ትንተና ሂደት;

  • የወረዳውን የውጤት ተለዋዋጭ ይወስኑ እና የእውነት ሰንጠረዥ ወይም የወረዳውን የሎጂክ ዲያግራም ከግብአት እና የውጤት ተለዋዋጮች ጋር ለማግኘት ይሞክሩ።
  • በእውነታ ሰንጠረዥ ወይም በወረዳው ሎጂክ ዲያግራም የቡሊያንን ተግባር በግብአት እና በውጤት ተለዋዋጮች እገዛ ይግለጹ።

Verilog ለ Loop ጥምር ሎጂክ

ጥምር ዑደት ምንድን ነው?

ጥምር ሉፕ የጥምር ሎጂክ ውፅዓት (አንድ ወይም ብዙ ጥምር ሎጂክ በሮች ሊያካትት ይችላል) በአስተያየት መንገዱ ውስጥ ምንም የማስታወሻ አካል ሳይኖር ለተመሳሳይ አመክንዮ ግብረመልስ የሚሆንበት ዑደት ነው።

የጥምረት ዑደት ዓይነቶች:

  • ከመያዣ ጋር እኩል አይደለም።
  • ከመያዣ ጋር እኩል

ምስል ጥምር የሉፕ አይነት መቀርቀሪያ

Verilog ለ loop ጥምር አመክንዮ፡

ከሆነ(ሴል==1'b0)

Y=I0;

ያለዚያ

Y=Y;

እዚህ ጥምር ሉፕ ተተግብሯል፣ ይህም ከመያዣ ጋር እኩል ነው።

CMOS ጥምር ሎጂክ ወረዳዎች| ጥምር ሎጂክ አውታሮች

CMOS-ሎጂክ-ICs_52672-480x360
የምስል ክሬዲት "CMOS-ሎጂክ-ICs_52672-480×360" by የህዝብ ጎራ ፎቶዎች በ ፈቃድ የተሰጠው CC በ 2.0

የማይንቀሳቀስ CMOS ጥሩ አፈፃፀም ስላለው ዝቅተኛ የኃይል ፍጆታ ስላለው ለሰርኪሪንግ በሰፊው ጥቅም ላይ ይውላል። የCMOS በር የፑል አፕ ኔትወርክ (PUN) እና ፑል-ታች ኔትወርክ (PDN) ጥምረት ነው። አንድ ግብዓት ለሁለቱም ወደላይ እና ወደ ታች ወደ ታች ወረዳዎች ይሰራጫል።

የፑል አፕ አውታር ተግባር ውጤቱ '1' መሆን ሲገባው ውጤቱን ከቮልቴጅ ምንጭ ጋር ማገናኘት ነው። ወደ ታች የሚጎትት ኔትወርክ ውጤቱ '0' እንዲሆን ሲፈለግ በመሬቱ እና በውጤቱ መካከል ያለውን ግንኙነት ያቀርባል። ፑል-ታች አውታረመረብ የተነደፈው በNMOS ነው፣ እና PMOS በPUN ውስጥ ጥቅም ላይ ይውላል። NMOS ለመመስረት እና ለመስራት በተከታታይ የተገናኘ ሲሆን ነገር ግን ከOR ተግባር ጋር በትይዩ ሲገናኝ። PMOS በትይዩ መልክ እንደ NAND ተግባር እና ተከታታይ የ NOR ተግባር ሲወጣ።

የግማሽ አዴር የCMOS ንድፍ።

 CMOS ተጨማሪ አውታረ መረብ ነው። ይህ ማለት በተጎታች አውታረመረብ ውስጥ ለትይዩ ግንኙነት ተከታታይ ግንኙነት በተጎታች አውታረ መረብ ውስጥ አለ። ተጨማሪው በር በአጠቃላይ ይገለበጣል። በአንድ ደረጃ፣ እንደ NAND፣ NOR እና XNOR ያሉ ተግባራትን ማከናወን ይችላል፣ እና ላልተገለበጠ የቦሊያን ተግባር እንደ AND፣ OR እና XOR፣ ተጨማሪ ኢንቮርተር ደረጃ ያስፈልገዋል። የ n-ግብዓት አመክንዮ በርን ለመተግበር ትራንዚስተሮች ብዛት 2n ነው።

MUX ጥምር ሎጂክ

MUX ማለትም፣ Multiplexer ጥምር አመክንዮ ንድፍ ነው፣ አንድ ውፅዓት ብቻ ያለው እና ብዙ ግብአት ሊኖረው ይችላል። ለ2 'n' select line አለው።n ግብዓት, የመራጭ መስመር የትኛው የግቤት መስመር ከውጤት መስመር ጋር እንደሚገናኝ ለመምረጥ ይጠቀሙ.

ምስል. የ4፡1 multiplexor ንድፍ አግድ

የእውነት ታብለል 4፡1 መልቲፕሌክስ፡

S1S2Y
00I0
01I1
10I2
11I3

ሎጂክ በሮች በመጠቀም ቀላል ጥምረት መቆለፊያ

ቀለል ያለ ጥምር እይታ በXOR እና በNOR በር የተነደፈ ወረዳ ሲሆን የ XOR በር ትንሽ ማነፃፀሪያ ነው ፣ እና NOR በር እንደ ቁጥጥር ኢንቬንተር ጥቅም ላይ ይውላል። የመግቢያውን እና የቁልፉን ኮድ ቢት በቢት ለመፈተሽ እና ለማነፃፀር XOR ን መጠቀም እንችላለን። ግብዓቱ ሙሉ በሙሉ ከቁልፍ ኮድ ጋር የሚዛመድ ከሆነ መቆለፊያው ይከፈታል። ግብዓቶቹ እና ተመሳሳይ XOR ሳይሆኑ '1' እንደ ውፅዓት ሲያቀርቡ፣ አሁን ውጤቱ በNOR በር በኩል ያልፋል። በዚህ መንገድ, በሮች በመጠቀም ቀላል መቆለፊያን መንደፍ እንችላለን.

ጥምር ሎጂክ ወረዳዎች መተግበሪያዎች

ጥምር አመክንዮ ወረዳዎች በዲጂታል ኤሌክትሮኒክስ ውስጥ መሠረታዊ ወረዳዎች ናቸው። ተከታታይ ዑደት የተነደፈው ከማስታወሻ አካል ጋር ካለው ጥምር ዑደት ነው።

እነዚህ ወረዳዎች የኮምፒተርን ወይም ማይክሮፕሮሰሰርን ROM ለመንደፍ ያገለግላሉ። ROM (Read Only Memory) የተቀናበረው ኢንኮደር፣ ዲኮደር፣ መልቲplexer፣ አድደር ሰርኪሪሪ፣ ንዑስ ሰርኪሪሪ፣ ወዘተ.

በአቀነባባሪው ውስጥ ALU (የሂሣብ እና የሎጂክ ክፍል) በዋነኛነት Adder, Subtractor, ወዘተ ያካተተ ሲሆን እያንዳንዱን የሂሳብ አሠራር ለማከናወን.

ኢንኮደር እና ዲኮደር አንድን የውሂብ አይነት ወደ ሌላ (እንደ ሁለትዮሽ ወደ አስርዮሽ) ለመቀየር ያገለግላሉ። መረጃን ከአንድ ጫፍ ወደ ሌላው ለማስተላለፍ ብዙውን ጊዜ በግንኙነት ውስጥ ያገለግላሉ። ይህ ወረዳ አስፈላጊ ከሆነ ማመሳሰልን ያቀርባል; በእነዚህ እርዳታ ማንኛውንም ቀዶ ጥገና በበለጠ ትክክለኛነት ማከናወን እንችላለን.

Multixer ውሂብን በአንድ መስመር ለማስተላለፍ ይጠቅማል። ይህ ወረዳ በብሮድካስት፣ በቴሌግራፊ፣ ወዘተ.

የጥምረት ሎጂክ ወረዳዎች ጉዳቶች

የግማሽ አዴር ውሱንነት ወይም ጉዳቱ በሞላ አዴር ሲሸነፍ፣ ሙሉ ቀነሱ ግን የግማሽ ተካፋይን ገደብ ያሸንፋል።

የብዝሃ-plexer ጉዳቶች፡ ወደብ የመጠቀም ገደብ፣ ይህም በተወሰነ ቅደም ተከተል መጠቀም ይችላል። ዑደቱ መዘግየትን ሊያስከትል ይችላል.

የDemultiplexer ጉዳቱ፡ የመተላለፊያ ይዘት ብክነት፣ በማመሳሰል ምክንያት መዘግየት ሊከሰት ይችላል።

የኢንኮደር ጉዳቶች፡ ውስብስብ ሰርኪዩሪቲ በቀላሉ ለመግነጢሳዊ ጣልቃገብነት ሊጋለጥ ይችላል።

በአጠቃላይ, ወረዳው እየጨመረ በሄደ መጠን ጥምር ዑደት ውስብስብ ነው; በትልቁ ወረዳ ውስጥ ከፍተኛ ስርጭት መዘግየት ሊኖር ይችላል ፣ ምንም የማስታወሻ አካል የለውም።

ጥምር አመክንዮ ወረዳዎች MCQ | ጥምር ሎጂክ የወረዳ ችግሮች እና መፍትሄዎች | በየጥ

ጥምር ሎጂክ ምንድን ነው ባህሪያቱ ምንድን ነው? ?

ውስጥ ተገልጿል ጥምር ሎጂክ የወረዳ ክፍል.

በጥምረት ሎጂክ ወረዳዎች ውስጥ 1*4 Demultiplexer ምንድን ነው?

ከ 1 እስከ 4 ያለው Demultiplexer ሁለት የተመረጠ መስመር፣ አራት ውፅዓት እና አንድ ግብአት አለው። በተመረጠው መስመር መሰረት ከውጤት መስመር ጋር የተገናኘው የግቤት ውሂብ.

ምስል. የ 1:4 Demultiplexer ንድፍ አግድ

የእውነት ሰንጠረዥ፡-

ግብዓቶች   ውጭ 
S1S0Y3Y2Y1Y0
000001
010010
100100
111000

ከንፁህ ጥምር አመክንዮ ጋር ሜታስታሊቲ ሊኖርህ ይችላል። ?

አዎን, በንጹህ ጥምር አመክንዮ ውስጥ ለተወሰነ ጊዜ የመለጠጥ ሁኔታ ሊኖር ይችላል.

             ተለዋዋጭነት '0' ወይም '1' ተብሎ ሊገለጽ የማይችልን ሁኔታ ያመለክታል። ብዙውን ጊዜ ይህ በወረዳው ላይ የሚከሰተው ቮልቴጁ በ'0' እና '1' መካከል ተጣብቆ ሲቆይ ሲሆን ይህም መወዛወዝ፣ እርግጠኛ ያልሆነ ውጤት፣ ግልጽ ያልሆነ ሽግግር፣ ወዘተ ያስከትላል። እንዲህ አይነት ምልክት በጥምረት ዑደት ውስጥ ሲያልፍ መሰረታዊ በሮች ሊጥስ ይችላል። ዝርዝር መግለጫ እና በአጠቃላይ ዑደት ውስጥ ይሰራጫል.

ለምሳሌ, የተሰጠውን ወረዳ ሲወስዱ, እዚህ እንደምናየው, የ AND በር እና የ NOT በር አለ, በተግባር አንድ ወረዳ አንዳንድ የስርጭት መዘግየት አለው; AND በር የተወሰነ የስርጭት መዘግየት ስላለው፣ የ NOT በር ማድረግ አለበት። እንደምናውቀው ውጤቱ ሁል ጊዜ መገለጽ አለበት, ነገር ግን የጊዜ ክፍተት T አለ የውጤት ሁኔታ ወይም የሽግግር ሁኔታ የማይታወቅ ወይም የማይፈለግ ነው. ያ የዚያን ጊዜ ልዩነት የንፁህ ጥምር ሎጂክ ዑደትን የመለወጥ ችሎታ ተደርጎ ሊወሰድ ይችላል።

በ VHDL ውስጥ የተለያዩ ጥምር አመክንዮ ወረዳዎችን ንድፍ ግምት ውስጥ ማስገባት.

ሰርኪውሪቶችን ለመንደፍ መሰረታዊውን ማወቅ አለብዎት ቪ.አር.ኤል., እንደ የቦሊያን ተግባርን መወከል, መሰረታዊ በርን መወከል, ወዘተ.

እዚህ ሙሉ-አዴርን እንደ ምሳሌ እንወስዳለን-

በVHDL፡-

አካል FullAdder ነው።

ወደብ (A, B, C: በቢት;

D, S: out bit);

መጨረሻ FullAdder

በሙከራ እቅድ ውስጥ ራስን በመጠቀም የተቀናጁ አመክንዮ ዑደቶችን የመንደፍ እና የመሞከር ጥቅሞች

ጥቅሞች:

  • ለሙከራ ዝቅተኛ ዋጋ.
  • ስህተቱ በቀላሉ ሊታወቅ ይችላል.
  • አጭር የሙከራ ጊዜ።
  • በወረዳው ላይ ከፍተኛ አስተማማኝነት ለማግኘት, የራስ-ሙከራ መርሃ ግብር ጥቅም ላይ ይውላል.

በቅንጅት እና በቅደም ተከተል ሎጂክ ciruit መካከል ያለው ልዩነት ምንድን ነው?

ስለ ማወቅ ተከታታይ ሎጂክ እዚህ ጠቅ ያድርጉ.

አስተያየት ውጣ

የእርስዎ ኢሜይል አድራሻ ሊታተም አይችልም. የሚያስፈልጉ መስኮች ምልክት የተደረገባቸው ናቸው, *

ወደ ላይ ሸብልል